岗位类型: 通信/IT研发与运维
工作地点: 杭州市
招聘人数: 1 人 薪金水平: 8000 - 10000元/月
招聘类型: 普通招聘 应 届 生: 不接受应届生
性别要求: 不限 年龄要求: 不限
语言要求: 不限 语言级别: 一般
网络要求: 其它
厂商要求: 其它
学历要求: 大专 经验要求: 3年及以上
发布时间: 2018-08-07 有效日期: -
1.熟悉Verilog HDL/VHDL硬件描述语言设计;
2、熟悉FPGA方案架构设计、数字中频DDC/DUC的RTL级设计、算法实现等;
3、熟悉IR协议、CPRI协议的设计、高速AD/DA接口设计,熟悉千兆以太网/百兆以太网的RTL级的开发设计,熟悉各类型数字直放站、RRU、多模系统
的开发设计;
4、对高速Serdes(10Gbps)的应用、跨时钟域的处理、降低资源、提高时钟性能以及时序优化有一定的研究和经验;
5、熟练使用开发工具: Xilinx、Altera等FPGA厂家的开发工具及Synplify/ Synplify Pro 、Modelsim、Matlab等第三方开发工具 ;
职位名称 工作地点 月薪 招聘人数 工作经验 学历要求 发布时间
资料员 金华市 4000~6000 3 人 不限 不限 2018-08-22
研发经理 杭州市 20000~30000 1 人 不限 不限 2017-07-31
硬件工程师 杭州市 面议 1 人 不限 不限 2017-09-12
信息化项目技术支持 金华市 5000~8000 5 人 不限 不限 2018-05-25
ICT项目投标经理 金华市 6000~8000 5 人 不限 不限 2018-05-25
通信工程师 金华市 3000~6000 5 人 不限 不限 2018-05-25
人事主管 杭州市 面议 1 人 不限 不限 2018-05-25
商务主管 杭州市 6000~8000 3 人 不限 不限 2018-05-25
项目经理 绍兴市 面议 3 人 不限 不限 2018-05-25