2009年06月 - 2010年06月
项目
主要职责:
项目工程师
项目描述:基于FPGA的5B6B编译码电路设计
(译码部分)
5B6bB 码是mBnB码的一种形式,是为了防止在数据传输过程中因为较长的连0或连1而导致接收端出现错误判断而设计的一种线路编码方案。主要用于数字光纤的传输。本课题是介绍了5b6b码译码实现的原理以及具体实现方法和电路设计方案。在译码过程中最主要要解决的就是误码的判断识别,以及位同步的问题,本文将会对这两个问题电路设计方法和工作原理进行具体的介绍。本课题使用altera 公司提供的quartusII软件并用VHDL语言对设计过程中所使用到的硬件设备进行行为以及逻辑描述,在通过编译仿真后加载到FPGA芯片进行测试。