项目经历
2013年10月 - 2013年11月
Tegra车载信息娱乐平台
,34,
,23,
主要职责:
暂无
项目描述:基于NVDIA Tegra移动处理器的车载娱乐系统, 可运行Linux、 Android及Win8系统,使用Tegra VCM 可升级核心处理器模块,Kepler MXM 可升级显示模块,11.6寸eDP LCD可触控屏,支持音频输入输出,eDP/HDMI输出,USB3.0,GbE,及WiFi,蓝牙,GPS,陀螺仪,加速仪及罗盘仪等功能模块。
主要贡献:
1. 完成项目设计文档撰写;
2. 完成Tegra 处理器 VCM2.0核心模块硬件电路设计, 完成系统电源设计, LCD背光驱动电路设计,完成eDP LCD及可触控板控制电路设计;指导完成PCB、SI及散热设计。;
3. 完成电源时序测试,开关电源补偿测试,噪声测试,效率测试,IO接口测试,硬件功能测试。
2012年09月 - 2012年11月
Geforce/Kepler系列图形处理卡
,34,
,23,
主要职责:
暂无
项目描述:NVIDIA Geforce/Kepler GPU芯片测试平台,用于GPU芯片的验证。使用DDR(Geforce)和GDDR5(Kepler)DRAM,VGA,DVI,DP,HDMI,LVDS,S-Video输出。
主要贡献:
1. 完成显卡项目详细设计文档,统筹项目进度安排;
2. 完成Geforce/Kepler GPU电路设计,DC-DC、LDO电源设计,DDR、GDDR5电路设计,AGP、PCIe,LVDS、DVI、DP、HDMI、VGA及S-Video接口设计。指导完成PCB设计,散热设计,SI、PI仿真;
3. 完成系统电源测试,DRAM测试,BIOS/MODS测试,接口SI测试, 3Dmark压力测试。
2010年10月 - 2010年11月
10G以太网CPRI分组化传输项目
,25,
18
主要职责:
暂无
项目描述:旨在检验CPRI协议基于分组化传输算法的有效性。项目硬件支持6个CPRI光纤接口对接,具有一个10GE交换或3个GE/FE交换的分组化传输场景。实现10GE和GE/FE同步以太网传输、CPRI分组化传输的对端时钟恢复及CPRI分组化传输的时延抖动控制。采用CPCI板卡架构, Xilinx Virtex-6 FPGA,Freescale MPC83xx PowerPC。
主要贡献:
1. 完成硬件需求分析和总体设计,完成硬件设计人员的任务分配,管理系统各子模块的设计进度,组织完成硬件板卡的功能和性能测试工作;
2. 完成电源模块、时钟恢复与同步模块、FPGA外围电路及接口逻辑、PowerPC电路模块、SRAM和DDR存储模块及CPRI、10GE、GE/FE PHY的硬件设计,指导并参与PCB设计(14层板);
3. 完成FPGA部分的CPRI接口、XUAI接口、eMAC接口、LocalBus转SPI配置接口、DDR3及时钟配置管理接口等逻辑设计与测试;
4. 完成硬件板卡电源测试、板卡数据接口、控制接口及存储器接口的功能/性能测试、时钟恢复与同步、时钟相噪及抖动测试;
5. 输出《项目硬件概要设计》和《项目FPGA逻辑接口概要设计》等文档。
2009年11月 - 2010年02月
基于CPCI架构的软件无线电平台
,25,
18
主要职责:
暂无
项目描述:旨在实现一个基于标准CPCI 6U板卡架构的高速信号处理平台,平台使用FMC子卡进行高速数据采集,2.5G PCIe板内高速互联总线及5G Sata板间互连总线接口。板卡CPU使用核心频率1GHz的双核PowerPC实现;信号处理使用Xilinx V6系列130T FPGA和TI的TMS320C64xx实现;板卡控制使用一片SP6系列FPGA实现。板卡兼容CPCI系统主控板和设备板两种工作模式自适应,支持热插拔。
主要贡献:
1. 项目总体方案的策划和元器件选型;
2. 负责FMC高速数字采集卡电路设计,采用TI双通道14bit/250MSPS ADC, 和双通道16bit/1GSPS DAC; 负责系统时钟电路设计;
3. 负责CPCI接口设计、FMC采集卡结构及系统面板机械设计、板卡热插拔设计、PCIe switcher和GE switcher设计、PCI-PCIe桥接电路设计、指导PCB设计(16层板);
4. 完成FPGA部分EMIF接口、LocalBus转SPI配置接口、GE交换机初始化逻辑设计与测试;
5. 完成电源测试、CPCI主控板和设备板工作模式自适应测试、板卡热插拔测试、PCIe最大传输速率测试、ADC/DAC接口测试;
6. 输出《项目硬件概要设计》、《项目硬件详细设计》及《项目硬件测试方案》等文档。