备注
收藏
下载WORD简历
转发给同事
关闭
段小姐
简历编号:J123583 更新日期:2015-07-31 浏览次数:1032
意向岗位：通信/IT研发与运维,核心网技术类,通信高级管理类,IT/互联网类 (普通职位)
工作经验： 8年
期望薪资：面议
i
i
个人信息
性别：
女
出生年月：
1983-10-07
婚姻状况：
已婚已育
国籍：
中国
户籍：
北京市
民族：
汉族
现居地：
北京市
职称：
暂无
学历：
硕士
专业：
通信与信息系统
学校：
北京理工大学
身高：
165CM
体重：
55Kg
i
i
联系方式
（用户应聘过您的职位或您下载过他的简历才可直接显示联系方式）
电话：
***********
手机已验证
QQ：
***********
邮箱：
***********
邮箱未验证
i
i
求职意向
意向岗位：
通信/IT研发与运维,核心网技术类,通信高级管理类,IT/互联网类 (普通职位)
意向职位：
逻辑开发
期望薪资：
面议
熟悉厂商：
华为
熟悉网络：
4G-LTE
意向地区：
北京市
到岗时间：
随时到岗
职位目标：
1、一直走技术路线，做系统工程师，逐步成长为顶级专家。
2、转做管理，成为企业中层管理者。
i
i
自我评价
•熟练使用verilog语言，熟练使用ALTERA和XILINX公司的FPGA开发工具和Synplify综合工具。
•逻辑编码能力强、经验丰富。熟练使用modelsim、verdi、VMM验证工具。
•熟悉各种通信协议、常用接口。
•专业基础扎实、技术能力强。丰富的FPGA逻辑开发经验，有强烈的责任感。擅于学习、擅于沟通、擅于团队协作，在团队中起重要作用。
i
i
工作经验
2008年07月 - 2015年07月
通信系统集成与开发
|
企业BG、海思半导体
|
通信系统设备厂商
工作描述：
7年FPGA逻辑开发经验，负责部门承制通信产品的逻辑开发工作。2015年转到海思半导体部门balong芯片组，做ASIC开发。
i
i
项目经验
2011年01月 - 2015年05月
逻辑开发项目
主要职责：
逻辑开发工程师
项目描述：
1)2011.1~2011.12：SBC项目中UMRM单板负责SARA逻辑开发，完成上行、下行的汇聚分发和业务缓存。
2)2012.8~2013.12：SCG产品V100R001项目TM（流量管理）逻辑中负责调度算法模块。
3)2013.6~2014.1：SMM（机框管理）单板逻辑中负责JPEG解码部分。该产品中的数据结构不是标准的JPEG文件结构，因此开发时无法使用现成代码，模块需全部重写。
4)2014.1~2014.6：图片缩放提速项目，负责DDR接口和PCIE接口以及Webp压缩模块中的伪huffman编码部分。
5)2015.1~2015.5：维护CPM逻辑的flash接口模块，升级校验码为BCH码。
6)2015.6~至今：转入华为海思balong芯片组做ASIC开发。
2008年08月 - 2010年12月
通用媒体网关
主要职责：
逻辑开发工程师
项目描述：
1)2008.8~2009.6：UMG（通用媒体网关）产品R8C3项目中VPD单板（语音处理单元）负责开发分组转发业务模块和TDM（时分复用）业务模块。
2)2009.7~2009.12：UMG（通用媒体网关）产品R9C0项目中 S8L单板（光接口处理单板）负责开发creek逻辑，完成系统侧serdes接口到framer芯片侧H-MVIP的接口适配和数据结构转换。
3)2010.1~2010.12：UMG（通用媒体网关）产品R9C1项目中负责JBU逻辑开发，完成Jitter Buffer功能，实现报文的去抖和乱序重排。
i
i
教育经历
2006年09月 - 2008年06月
北京理工大学
学历：
硕士
专业：
通信与信息系统
专业描述：
就读于北京理工大学信息与电子学院，通信与信息系统专业，通过英语六级，获硕士学位。研究生期间所做项目为“自动车牌识别系统”，负责组合、优化图像预处理方法及车牌识别算法：首先基于Visual C++对整个过程进行了仿真、测试，之后将代码移植到DSP上实现，具体负责编写图像处理和识别部分的代码，以及识别系统与上位机通信的部分代码。
2002年09月 - 2006年07月
北京理工大学
学历：
本科
专业：
信息工程
专业描述：
本科就读于北京理工大学信息科学技术学院电子工程系，信息工程专业，通过英语四级考试，获得本科学历、学士学位。
1)2005年获全国大学生电子设计竞赛北京市二等奖
2)2004~2005学年被评为优秀学生
3)2003~2005年各学期均获乙等，2002~2003学期获丙等人民奖学金
段小姐
简历编号:J123583
更新时间:2015-07-31
浏览次数:1032
意向岗位：通信/IT研发与运维,核心网技术类,通信高级管理类,IT/互联网类
工作经验： 8年
期望薪资： 面议
个人信息
性别：
女
出生年月：
1983-10-07
婚姻状况：
未婚
国籍：
中国
户籍：
北京市
民族：
汉族
现居地：
北京市
职称：
暂无
学历：
硕士
专业：
通信与信息系统
学校：
北京理工大学
身高：
165CM
体重：
55KG
联系方式
手机：
***********
手机已验证
QQ：
***********
邮箱：
***********
邮箱未验证
自我评价
自我评价：
•熟练使用verilog语言，熟练使用ALTERA和XILINX公司的FPGA开发工具和Synplify综合工具。
•逻辑编码能力强、经验丰富。熟练使用modelsim、verdi、VMM验证工具。
•熟悉各种通信协议、常用接口。
•专业基础扎实、技术能力强。丰富的FPGA逻辑开发经验，有强烈的责任感。擅于学习、擅于沟通、擅于团队协作，在团队中起重要作用。
求职意向
意向岗位：
通信/IT研发与运维,核心网技术类,通信高级管理类,IT/互联网类 ( 普通职位 )
意向职位：
逻辑开发
期望薪资：
面议
熟悉厂商：
华为
熟悉网络：
4G-LTE
意向地区：
北京市
到岗时间：
随时到岗
职位目标：
1、一直走技术路线，做系统工程师，逐步成长为顶级专家。
2、转做管理，成为企业中层管理者。
教育经历
2006年09月 - 2008年06月
北京理工大学
学历：
硕士
专业：
通信与信息系统
专业描述：
就读于北京理工大学信息与电子学院，通信与信息系统专业，通过英语六级，获硕士学位。研究生期间所做项目为“自动车牌识别系统”，负责组合、优化图像预处理方法及车牌识别算法：首先基于Visual C++对整个过程进行了仿真、测试，之后将代码移植到DSP上实现，具体负责编写图像处理和识别部分的代码，以及识别系统与上位机通信的部分代码。
2002年09月 - 2006年07月
北京理工大学
学历：
本科
专业：
信息工程
专业描述：
本科就读于北京理工大学信息科学技术学院电子工程系，信息工程专业，通过英语四级考试，获得本科学历、学士学位。
1)2005年获全国大学生电子设计竞赛北京市二等奖
2)2004~2005学年被评为优秀学生
3)2003~2005年各学期均获乙等，2002~2003学期获丙等人民奖学金
工作经验
2008年07月 - 2015年07月
华为技术有限公司
通信系统设备厂商
企业BG、海思半导体
工作描述：
7年FPGA逻辑开发经验，负责部门承制通信产品的逻辑开发工作。2015年转到海思半导体部门balong芯片组，做ASIC开发。
项目经历
2011年01月 - 2015年05月
逻辑开发项目
25
16
主要职责：
逻辑开发工程师
项目描述：
1)2011.1~2011.12：SBC项目中UMRM单板负责SARA逻辑开发，完成上行、下行的汇聚分发和业务缓存。
2)2012.8~2013.12：SCG产品V100R001项目TM（流量管理）逻辑中负责调度算法模块。
3)2013.6~2014.1：SMM（机框管理）单板逻辑中负责JPEG解码部分。该产品中的数据结构不是标准的JPEG文件结构，因此开发时无法使用现成代码，模块需全部重写。
4)2014.1~2014.6：图片缩放提速项目，负责DDR接口和PCIE接口以及Webp压缩模块中的伪huffman编码部分。
5)2015.1~2015.5：维护CPM逻辑的flash接口模块，升级校验码为BCH码。
6)2015.6~至今：转入华为海思balong芯片组做ASIC开发。
2008年08月 - 2010年12月
通用媒体网关
25
16
主要职责：
逻辑开发工程师
项目描述：
1)2008.8~2009.6：UMG（通用媒体网关）产品R8C3项目中VPD单板（语音处理单元）负责开发分组转发业务模块和TDM（时分复用）业务模块。
2)2009.7~2009.12：UMG（通用媒体网关）产品R9C0项目中 S8L单板（光接口处理单板）负责开发creek逻辑，完成系统侧serdes接口到framer芯片侧H-MVIP的接口适配和数据结构转换。
3)2010.1~2010.12：UMG（通用媒体网关）产品R9C1项目中负责JBU逻辑开发，完成Jitter Buffer功能，实现报文的去抖和乱序重排。
意向岗位：通信/IT研发与运维,核心网技术类,通信高级管理类,IT/互联网类
工作经验：
8年
期望薪资：
面议
手机已验证
QQ：
***********
邮箱未验证
意向岗位：通信/IT研发与运维,核心网技术类,通信高级管理类,IT/互联网类
(普通职位)
工作经验：
8年
期望薪资：面议