自我评价：自我评价
1.专业能力：具备扎实的电子与自动化专业基础，熟悉嵌入式开发、控制系统设计及工业通信协议，能独立完成从方案设计到调试实施的全流程工作。拥有丰富的项目实践经验，具备良好的问题解决能力与团队协作精神，对新技术保持高度敏感，能快速适应自动化控制工程领域的技术挑战。
2.综合素质：我具备良好的沟通协调能力和团队合作精神，能够快速适应新环境和新任务吃苦耐劳，待人热情，工作主动。同时，我具有较强的学习能力和自我驱动力，不断提升自己的专业技能和综合素质。
3.兴趣爱好

职位目标：希望入职通信相关技术岗位，持续深耕通信技术领域。快速熟悉公司业务与设备流程，扎实掌握硬件测试、网络优化或通信工程项目实操技能；以严谨态度完成各项工作任务，不断积累项目实战经验，成长为能够独立负责相关工作的通信技术工程师，为团队项目稳定落地贡献力量。

学历：本科

专业：通信工程

专业描述：

培训课程：python技能培训

培训地点：鲁东大学

获得证书： 暂无

详细描述：培训成果：完成从电路板DIY、Haas环境搭建到软硬件联调的全流程开发。
技术突破：独立完成按键中断、蜂鸣器、LED等硬件实验，熟练掌握PWM、SPI、MQTT等物联网核心技术。

主要职责： 主要负责人

项目描述：项目描述：基于Matlab平台搭建图像分割算法验证框架，用于对比不同算法在特定场景下的分割效率与精度。
核心职责：独立设计实验方案，实现阈值分割、边缘检测、区域分割三大类经典算法的代码编写与调试。
成果输出：完成《图像分割算法效率与效果对比分析论文》，通过数据可视化明确了各算法的适用边界，为后续硬件移植提供理论依据。

主要职责： 主要负责人

项目描述：基于FPGA和VHDL开发多功能数字钟，实现计时、时间预置、整点报时及闹钟功能，完成模块设计与全功
能仿真调试。核心职责：
1.完成系统整体架构设计，拆分出状态控制、时分秒计数、年月日计数、显示、脉冲产生、扬声器/闹钟6大核心模
块，绘制系统结构与RTL电路图；
2.基于VHDL编写各模块代码，实现1000分频的1Hz系统时钟、24/60进制计时、闰年/大小月日期逻辑、按键触发的
时间/闹钟预置（加/减调节）、状态机控制的显示切换等核心功能；
3.实现整点报时与闹钟响应逻辑，当达到预置时间/整点时，扬声器模块输出指定时长高电平完成报时；
4.对系统进行全功能仿真，验证时间预置、状态转换、闹钟、整点报时等功能，优化逻辑设计，确保系统稳定运行。

主要职责： 主要负责人

项目描述：项目目标：搭建篮球比赛专用 30 秒递减计时系统，实现启动、清零、暂停、实时数码显示、计时结束光电报警全套功能，完成完整数字时序电路开发与仿真验证。
独立负责 30 秒减计数模块设计：采用两片 74LS192 级联实现十进制 00-30 倒计时，配置减法计数模式，调试借位输出时序，解决高低位进位逻辑紊乱问题。
协同完成秒脉冲信号源设计：基于 LM555 搭建多谐振荡器，通过 RC 参数计算匹配 R=150Ω/640Ω、C=110uF，输出周期 1.011s 标准 1Hz 时钟脉冲，作为全系统同步基准信号。
参与控制逻辑、译码显示、报警电路联调：使用 74LS00/74LS08 与非门搭建按键控制电路，实现置数、清零、暂停逻辑；搭配 74LS48 驱动双位数码管，计时归零后触发 LED 光电报警。
完成整体电路原理图绘制、全流程仿真测试，输出完整设计报告，梳理元器件选型、时序计算、故障排查记录，掌握数字时序电路、时钟信号、硬件调试基础流程。
项目成果：整套电路仿真运行稳定，满足全部定时控制需求；熟练掌握数字集成电路、时钟脉冲、信号时序分析能力，夯实通信硬件底层电路基础。