该用户详细简历信息,需要沟通获得TA同意后才能查看

J99866 简历编号:J99866   更新日期:2014-01-12   浏览次数:836
意向岗位:硬件测试工程师,通信系统集成与开发 (普通职位)
工作经验: 无 期望薪资:面议
ii个人信息
性别:
出生年月: 1990-08-24
婚姻状况: 未婚
国籍: 中国
户籍: 许昌市
民族: 汉族
现居地: 焦作市
职称: 暂无
学历: 本科
专业: 通信类
学校: 河南理工大学
身高: 160CM
体重: 40Kg
ii自我评价
有创新精神,积极向上,乐观开朗,勤奋好学,逻辑思维较强
ii求职意向
意向岗位: 硬件测试工程师,通信系统集成与开发 (普通职位)
意向职位: FPGA工程师(助理)
期望薪资: 面议
熟悉厂商: 其它
熟悉网络: 其它
意向地区: 郑州市,上海市,深圳市,南京市
到岗时间: 随时到岗
职位目标: 1. 熟悉FPGA的开发,熟练运用QuartusII,NiosII,modelsim,Altium Designer等工具。
2. 熟悉的语言: erilog HDL,C,C++,Matlab,汇编语言。
3. 熟悉单片机接口技术。
ii项目经验
2012年11月 - 2013年08月 基于FPGA的摄像头数据采集
主要职责:
项目描述: 编写verilog HDL代码实现功能:SDRAM的读写控制和IIC通信。
2012年11月 - 2013年05月 电路保护系统——IGBT过流保护
主要职责:
项目描述: 编写verilog HDL代码,控制AD采样率,FIFO的读写和串口通信,modelsim仿真和板级调试。其他同学完成PCB板制作等其他工作。(通过检测降压过程(降低IGBT管UCE电压到IGBT能承受值以下)的时间,来判断IGBT 过流保护电路是否设计合理。要求时间在2.5us 之内,为性能正常。)
ii教育经历
2010年08月 - 2014年06月 河南理工大学
学历: 本科
专业: 通信类
专业描述: 主要是数字信号的处理,毕业后可从事通信行业,电子产品行业等。
ii培训经历
2012年11月 - 2013年02月 河南理工大学
培训课程: FPGA开发
培训地点: 电气学院实验室
获得证书: 没有
详细描述: 主要通过自学,经老师知道,参加一些项目,最后掌握FPGA的开发。
J99866 简历编号:J99866 更新时间:2014-01-12 浏览次数:836
意向岗位:硬件测试工程师,通信系统集成与开发
工作经验: 无 期望薪资: 面议
个人信息
性别: 出生年月:1990-08-24
婚姻状况: 未婚 国籍:中国
户籍:许昌市 民族:汉族
现居地:焦作市 职称: 暂无
学历:本科 专业:通信类
学校:河南理工大学 身高:160CM
体重:40KG
自我评价
自我评价:有创新精神,积极向上,乐观开朗,勤奋好学,逻辑思维较强
求职意向
意向岗位:硬件测试工程师,通信系统集成与开发 ( 普通职位 ) 意向职位:FPGA工程师(助理)
期望薪资:面议 熟悉厂商:其它
熟悉网络:其它 意向地区:郑州市,上海市,深圳市,南京市
到岗时间:随时到岗
职位目标:1. 熟悉FPGA的开发,熟练运用QuartusII,NiosII,modelsim,Altium Designer等工具。
2. 熟悉的语言: erilog HDL,C,C++,Matlab,汇编语言。
3. 熟悉单片机接口技术。
教育经历
2010年08月 - 2014年06月   河南理工大学  
学历:本科
专业:通信类
专业描述:主要是数字信号的处理,毕业后可从事通信行业,电子产品行业等。
培训经历
2012年11月 - 2013年02月   河南理工大学  
培训课程:FPGA开发
培训地点:电气学院实验室
获得证书: 没有
详细描述:主要通过自学,经老师知道,参加一些项目,最后掌握FPGA的开发。
项目经历
2012年11月 - 2013年08月   基于FPGA的摄像头数据采集   ,34,   ,23,  
主要职责: 暂无
项目描述:编写verilog HDL代码实现功能:SDRAM的读写控制和IIC通信。
2012年11月 - 2013年05月   电路保护系统——IGBT过流保护   ,34,   ,23,  
主要职责: 暂无
项目描述:编写verilog HDL代码,控制AD采样率,FIFO的读写和串口通信,modelsim仿真和板级调试。其他同学完成PCB板制作等其他工作。(通过检测降压过程(降低IGBT管UCE电压到IGBT能承受值以下)的时间,来判断IGBT 过流保护电路是否设计合理。要求时间在2.5us 之内,为性能正常。)